Test MP+posq0w0+posw4q0

AArch64 MP+posq0w0+posw4q0
"PosWWq0w0 Rfew0w4 PosRRw4q0 Freq0q0"
Cycle=Rfew0w4 PosRRw4q0 Freq0q0 PosWWq0w0
Relax=
Safe=Rfew0P PosRRw4P Freq0P PosWWq0P
Prefetch=
Com=Rf Fr
Orig=PosWWq0w0 Rfew0w4 PosRRw4q0 Freq0q0
{
uint64_t x; uint64_t 1:X3; uint64_t 1:X2; uint64_t 1:X0;

0:X0=0x101010101010101; 0:X1=x; 0:X2=0x2020202;
1:X1=x;
}
 P0          | P1             ;
 STR X0,[X1] | LDR W0,[X1,#4] ;
 STR W2,[X1] | LDR X2,[X1]    ;
             | LDR X3,[X1]    ;
Observed
    x=0x101010102020202; 1:X3=0x101010102020202; 1:X2=0x0; 1:X0=0x1010101;