Test LB+posw4q0-poq0q0-posq0w4+posw4q0-poq0q0-posq0w0005

AArch64 LB+posw4q0-poq0q0-posq0w4+posw4q0-poq0q0-posq0w0005
"PosRRw4q0 PodRWq0q0 PosWWq0w4 Rfew4w4 PosRRw4q0 PodRRq0q0 PosRWq0w0 Rfew0w4"
Cycle=Rfew0w4 PosRRw4q0 PodRWq0q0 PosWWq0w4 Rfew4w4 PosRRw4q0 PodRRq0q0 PosRWq0w0
Relax=[PosRRw4q0,PodRWq0q0,PosWWq0w4] [PosRRw4q0,PodRRq0q0,PosRWq0w0]
Safe=Rfew0w4 Rfew4w4
Prefetch=0:x=F,0:y=W,1:y=F,1:x=W
Com=Rf Rf
Orig=PosRRw4q0 PodRWq0q0 PosWWq0w4 Rfew4w4 PosRRw4q0 PodRRq0q0 PosRWq0w0 Rfew0w4
{
uint64_t y; uint64_t x; uint64_t 1:X3; uint64_t 1:X2; uint64_t 1:X0; uint64_t 0:X2; uint64_t 0:X0;

0:X1=x; 0:X3=0x101010101010101; 0:X4=y; 0:X5=0x2020202;
1:X1=y; 1:X4=x; 1:X5=0x1010101;
}
 P0             | P1             ;
 LDR W0,[X1,#4] | LDR W0,[X1,#4] ;
 LDR X2,[X1]    | LDR X2,[X1]    ;
 STR X3,[X4]    | LDR X3,[X4]    ;
 STR W5,[X4,#4] | STR W5,[X4]    ;
Observed
    y=0x202020201010101; x=0x1010101; 1:X3=0x0; 1:X2=0x0; 1:X0=0x2020202; 0:X2=0x0; 0:X0=0x0;