Test LB+addrs+RW

ARM LB+addrs+RW
"DpAddrdR PodRW Rfe DpAddrdR PodRW Rfe"
Prefetch=0:x=F,0:z=W,1:z=F,1:x=W
Com=Rf Rf
Orig=DpAddrdR PodRW Rfe DpAddrdR PodRW Rfe
{
%x0=x; %y0=y; %z0=z;
%z1=z; %a1=a; %x1=x;
}
 P0              | P1              ;
 LDR R0,[%x0]    | LDR R0,[%z1]    ;
 EOR R1,R0,R0    | EOR R1,R0,R0    ;
 LDR R2,[R1,%y0] | LDR R2,[R1,%a1] ;
 MOV R3,#1       | MOV R3,#1       ;
 STR R3,[%z0]    | STR R3,[%x1]    ;
exists
(0:R0=1 /\ 1:R0=1)